日本Rapidus正推進(jìn)其2nm工藝，有報(bào)道首次披露了該節(jié)點(diǎn)的邏輯密度，據(jù)稱與臺(tái)積電的N2相當(dāng)。

據(jù)透露，Rapidus的2HP工藝節(jié)點(diǎn)的邏輯密度達(dá)到了237.31百萬(wàn)晶體管/平方毫米（MTr/mm2），與臺(tái)積電N2工藝的236.17 MTr/mm2相當(dāng)。

這一數(shù)據(jù)表明，Rapidus的2HP工藝在邏輯密度上與臺(tái)積電的N2工藝處于同一水平線，甚至在某些方面更具優(yōu)勢(shì)。

相比之下，英特爾的18A工藝的邏輯密度為184.21 MTr/mm2，明顯低于Rapidus和臺(tái)積電的水平。

Rapidus的2HP工藝采用了高密度（HD）單元庫(kù)，單元高度為138單位，基于G45間距，這種設(shè)計(jì)旨在實(shí)現(xiàn)最大邏輯密度。

而英特爾更注重性能/功耗比，因此更高的密度并非其主要目標(biāo)，特別是18A工藝主要用于內(nèi)部使用。

此外，Rapidus采用了單片前端處理技術(shù)，可專注于對(duì)有限生產(chǎn)量進(jìn)行調(diào)整，并將改進(jìn)成果擴(kuò)展到最終產(chǎn)品中，Rapidus計(jì)劃在2026年第一季度向客戶提供其2nm工藝設(shè)計(jì)套件。